Diese Website verwendet Cookies. Durch die Nutzung dieser Website stimmen Sie der Verwendung von Cookies zu. Weitere Informationen finden Sie in unseren Datenschutzrichtlinie.

Die Bilder dienen nur als Referenz,

Siehe Technische Spezifikationen

87002AG-02LF +BOM

1:2, Differential-to-LVCMOS/LVTTL Zero Delay Clock Generator

Hersteller:

Renesas Technology Corp
Herstellerteil #:

87002AG-02LF
Datenblatt:

87002AG-02LF Datenblatt (PDF)
Pkg. Type:

TSSOP
Lead Count (#):

20
Temp. Grade:

C
Pb (Lead) Free:

Yes
EDA/CAD Modelle:

Fordern Sie kostenlose CAD-Modelle für an 87002AG-02LF

87002AG-02LF Allgemeine Beschreibung

The 87002-02 is a highly versatile 1:2 Differential-to- LVCMOS/LVTTL Clock Generator. The 87002-02 has a differential clock input. The CLK, nCLK pair can accept most standard differential input levels. Internal bias on the nCLK input allows the CLK input to accept LVCMOS/LVTTL. The 87002-02 has a fully integrated PLL and can be configured as zero delay buffer, multiplier or divider and has an input and output frequency range of 15.625MHz to 250MHz. The reference divider, feedback divider and output divider are each programmable, thereby allowing for the following output-to-input frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8. The external feedback allows the device to achieve "zero delay" between the input clock and the output clocks. The PLL_SEL pin can be used to bypass the PLL for system test and debug purposes. In bypass mode, the reference clock is routed around the PLL and into the internal output dividers.

Hauptmerkmale

Two LVCMOS/LVTTL outputs, 7? typical output impedance
CLK, nCLK pair can accept the following differential input levels: LVPECL, LVDS, HSTL, HCSL, SSTL
Internal bias on nCLK to support LVCMOS/LVTTL levels on CLK input
Output frequency range: 15.625MHz to 250MHz
Input frequency range: 15.625MHz to 250MHz
VCO range: 250MHz to 500MHz
External feedback for "zero delay" clock regeneration with configurable frequencies
Programmable dividers allow for the following output-to-input frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8
Fully integrated PLL
Cycle-to-cycle jitter: 45ps (maximum)
Output skew: 35ps (maximum)
Static phase offset: -10ps ± 150ps (3.3V ± 5%)
Full 3.3V or 2.5V operating supply
5V tolerant inputs
0°C to 70°C ambient operating temperature
Available in both standard (RoHS 5) and lead-free (RoHS 6) packages
Industrial temperature information available upon request

Spezifikationen

Pkg. Type	TSSOP	Lead Count (#)	20
Temp. Grade	C	Pb (Lead) Free	Yes
Carrier Type	Tube

Servicerichtlinien und andere

After-Sales- und Abwicklungsbezogen

Zahlung

Bezahlverfahren

TT/Überweisung

Paypal

Western Union

Geldgramm

Für alternative Zahlungskanäle kontaktieren Sie uns bitte unter:

[email protected]

Versand & Verpackung

Versandart

Fedex

UPS

DHL

NTN

Verpackung

AVAQ bestimmt und verpackt alle Geräte auf der Grundlage der Schutzanforderungen gegen elektrostatische Entladung (ESD) und Feuchtigkeitsempfindlichkeit (MSL)..